# 3) CAMPAÑA DE INTECCION Y ANALISIS

En este capítulo se detallara el proceso de inyección de fallas y su posterior análisis. El propósito de esta investigación es el de determinar la susceptibilidad a fallas causados por SETs del conversor flash. El trabajo se enfoco en las estructuras analógicas del circuito, debido que el estudios en estructuras digitales es más conocido y existe abundante información.

## 3.1) Inyección

La campaña de inyección se realizo sobre los comparadores (estructuras analógicas del conversor). Las fallas son inyectada en cada drenador de cada transistor que lo conforma (PMOS inyectamos corriente, NMOS drenamos corriente) simulando un SET en distintas condiciones de señal de entrada. Por cada comparador hay 7 drenadores donde se deben inyectar ambas fallas, los que nos da un total de 14 simulaciones por comparador. Durante la campaña de inyección se varía la señal de entrada en 64 niveles de tensión para los 63 comparadores existentes en el conversor, esto nos da un total de 56448 simulaciones durante el proceso, lo cual requirió de un enorme recurso computacional. Las inyecciones se realizar de modo manual, en el cual se considero situaciones 3 especificas, y de modo automático para realizar el total de las simulaciones mediante el programa desarrollado.

### 3.1.1) Manual

### 3.1.2) Automática

## 3.2) Análisis

El análisis de los resultados de la campana se realizó en dos etapas, al igual que la inyeccion. Una primera en la cual se analizaron los resultados de las inyecciones hecho de manera manual, verificando el comportamiento general del circuito ante cada alteración del mismo, identificando los nodos sensibles y propensos al error. Luego de corroborar el método manual, se paso al procesamiento de la información de modo automático mediante un programa realizado para este fin y la información recopilada fue tabulada.

### 3.2.1) Manual

### 3.2.2) Automática